삼성전기, FoPLP 시제품 개발… 내년 양산체제

English Translation
한국반도체연구조합과 전자신문이 공동 주관한 `반도체 첨단 패키징 기술 콘퍼런스`가 24일 서울 역삼동 리츠칼튼호텔에서 열렸다. 배광욱 삼성전기 상무가 `삼성의 차세대 PKG 기술개발 동향`을 발표하고 있다. 김동욱기자 gphoto@etnews.com
한국반도체연구조합과 전자신문이 공동 주관한 `반도체 첨단 패키징 기술 콘퍼런스`가 24일 서울 역삼동 리츠칼튼호텔에서 열렸다. 배광욱 삼성전기 상무가 `삼성의 차세대 PKG 기술개발 동향`을 발표하고 있다. 김동욱기자 gphoto@etnews.com

삼성전기가 꿈의 반도체 패키징 기술로 불리는 팬아웃패널레벨패키지(FoPLP)를 내년 상반기에 상용화한다. FoPLP는 반도체 입출력(I/O) 단자를 효율 높게 늘리는 기술이다. 이 기술을 도입하면 칩 두께를 줄이고 성능 향상과 원가 절감까지 이룰 수 있다. 모바일 애플리케이션프로세서(AP)에 이 기술이 적용되면 더 얇으면서 속도가 빠른 스마트폰 개발이 가능해진다.

삼성전기, FoPLP 시제품 개발… 내년 양산체제

배광욱 삼성전기 상무는 24일 서울 강남구 역삼동 리츠칼튼호텔에서 전자신문사, 한국반도체연구조합 공동 주관으로 열린 `반도체 첨단 패키징 기술 콘퍼런스`에서 “FoPLP로 패키징 시제품 개발했다”면서 “내년 상반기 양산 체제에 들어갈 수 있을 것”이라고 밝혔다.

배 상무는 “첫 양산 패키징 제품은 다소 간단한 반도체 칩이 될 것”이라면서 “내년 하반기에는 덩치 큰 모바일 AP를 FoPLP 기술로 양산하는 것이 목표”라고 덧붙였다.

배 상무는 FoPLP 기술 개발 작업이 순조롭게 진행돼 모바일 AP를 다룰 수 있는 수준까지 역량을 높이면 내년 하반기 추가 증설 투자를 단행할 계획이라고 밝혔다.

팬아웃 패키징은 I/O 단자 배선을 실리콘 칩(Die) 바깥쪽으로 빼 I/O를 늘리는 기술이다. I/O가 많은 고성능 칩을 원활하게 패키징할 수 있다. 패키지 인쇄회로기판(PCB)이 필요 없어 원가 절감이 가능하다. 최종 패키지 두께도 축소할 수 있다. 애플이 최근 출시한 아이폰7용 AP `A10`에 팬아웃 패키징 기술이 적용돼 있다. 삼성전자와 퀄컴도 차차기 AP에 팬아웃 패키징 기술을 적용한다는 방침을 세운 것으로 알려졌다.

삼성이 기술 개발을 추진하고 있는 FoPLP는 지름이 300㎜인 웨이퍼 기판에서 패키징 작업을 수행하는 팬아웃웨이퍼레벨패키지(FoWLP)와 달리 400×500㎜ 면적의 패널 기판 위로 칩을 올려놓고 패키징에 필요한 여러 작업을 수행한다. 기판이 네모난 형태여서 FoWLP에 비해 버리는 부분이 적다. 생산성이 높다는 의미다.

삼성전기는 지난 7월 FoPLP 양산 라인 구축을 위해 2640억원을 투자한다고 밝혔다.

배 상무는 “삼성전기는 삼성전자 반도체, 삼성디스플레이의 핵심 엔지니어와 협력해 FoPLP 기술 수준을 끌어올리고 있다”면서 “이 사업을 성공리에 키워 나가겠다”고 말했다.

한주엽 반도체 전문기자 powerusr@etnews.com