[미리보는 소재부품 테크위크]<1>무어 이론을 지속시킬 반도체 공정 신기술은

글자 작게 글자 크게 인쇄하기
사진:게티이미지뱅크
<사진:게티이미지뱅크>

회로 선폭을 줄여 원가를 낮추고 성능을 높이는 작업은 반도체 업계의 오랜 도전과제였다. 매년 '이번에는 넘기 힘들 것'이라던 기술 장벽은 업계 공동의 노력으로 허물어왔다. 현재 양산되고 있는 10나노대 D램, 64단 3D 낸드플래시, 10나노 이하 선폭의 파운드리 기술은 그 같은 노력의 산물이다.

그러나 업계에선 2년마다 트랜지스터 집적도가 2배씩 높아진다는 인텔 창업자 고든 무어의 이론이 수 년전부터 달성되지 못했다는 냉정한 평가를 내놓고 있다. 이제는 달성이 아니라 추구해야할 이론으로 바뀌었다는 것이 전문가들의 설명이다.

무어의 이론을 추구하기 위한 기술로는 증착 분야에선 원자층증착(ALD)과 하이-K 프리커서 재료 기술이, 노광 분야에선 극자외선(EUV)이 대표적으로 거론된다.

EUV는 곧 양산 라인에 도입될 예정이다. 앞서 삼성전자 파운드리사업부는 올 하반기 극자외선(EUV) 노광 공정을 첫 도입하고 7나노 칩 시험 생산에 돌입할 계획이라고 밝혔다. EUV는 빛 파장이 13.5나노미터(㎚)로 현재 첨단 양산 라인에서 쓰이는 불화아르곤(ArF) 액침 장비(193㎚)보다 짧다. 빛 파장이 짧으면 더 미세하게 회로 패턴을 새길 수 있다.

EUV 공정 도입을 위한 해결 과제가 많다. EUV 장비의 파워를 높이는 것이 첫 과제다. 파워를 높여야 시간당 웨이퍼 처리량, 즉 원가를 줄일 수 있다. 마스크 검사 장비와 마스크를 보호하는 펠리클 역시 개발돼야 한다. 펠리클은 아직 제대로 된 양산 제품을 내놓은 업체가 없다. EUV용 포토레지스트(감광액) 역시 지금보다 품질을 더 높여야 할 것으로 업계에선 내다본다.

D램 분야에선 핵심 요소인 캐피시터의 전류 누설과 간섭을 막기 위한 고유전율을 갖는 하이-K 프리커서 재료의 혁신과 이 재료를 증착하는 ALD 장비의 혁신 역시 필요하다. 또 앞으로는 증착 외에도 원자 단위의 식각 기술도 필요할 것으로 예상되고 있다.

후공정 분야에서도 혁신이 요구되고 있다. 최근에는 전공정과 같은 비중으로 패키지 분야 중요도가 높아졌다. 패키지 기술 혁신으로 전공정에서 가로막힌 미세화의 벽을 깨겠다는 것이다. 이른바 '모어 댄 무어' 트렌드다. 대만 TSMC가 업계 최초로 모바일 애플리케이션프로세서(AP)용 팬아웃 패키지 기술을 상용화하자 국내 삼성전자와 삼성전기는 물론 주요 외주반도체패키지테스트(OSAT) 업계가 관련 기술을 개발하고 나섰다. 칩간 전자파 간섭을 줄이기 위한 EMI 차폐 기술도 패키징 분야에서 중요하게 논의되는 분야이기도 하다. 스프레이와 스퍼터 진영이 경쟁하고 있다.

전자신문은 오는 18일 개최되는 테크위크 반도체 콘퍼런스에서 이 같은 반도체 업계의 첨단 공정과 기술 개발 트렌드를 조망한다.

[미리보는 소재부품 테크위크]<1>무어 이론을 지속시킬 반도체 공정 신기술은

한주엽 반도체 전문기자 powerusr@etnews.com