[이슈분석]'TSMC vs 삼성' 불붙은 차세대 패키징 대결

차세대 반도체 패키징 시장을 둘러싼 총성 없는 전쟁이 시작됐다. '웨이퍼레벨패키지(WLP)'로 시장 선점을 시작한 대만 TSMC 독주에 마침내 삼성이 맞불을 놓았다. 패키징은 가공이 끝난 실리콘 웨이퍼에서 자른 칩(Die)을 포장하는 작업이다. 외부 습기나 불순물, 충격으로부터 칩을 보호하고 메인 인쇄회로기판(PCB)과 신호를 전달할 수 있게 하는 공정이다. 반도체 제조 과정 중 후공정에 속해 상대적으로 관심이 덜했던 패키징 기술이 차세대 반도체 성능 향상에 핵심 기술로 부상하면서 기술 경쟁이 본격화하는 양상이다.

산호세에서 열린 IWLPC 모습.
산호세에서 열린 IWLPC 모습.

◇차세대 패키징 핵심 '팬아웃(Fan-Out)'

23일부터 25일(현지시간)까지 미국 산호세 더블트리호텔에서 열린 국제웨이퍼레벨패키징콘퍼런스(IWLPC). 올해로 15회를 맞는 IWLPC의 관심은 단연 팬아웃(Fan-Out) 패키징 기술에 쏠려있었다.

현재 스마트폰용 애플리케이션프로세서(AP)와 전력반도체(PMIC)에 적용되기 시작한 팬아웃 기술의 향후 발전 가능성과 적용 범위, 시장 변화 등을 놓고 전 세계 전문가들의 열띤 논의가 진행됐다.

콘퍼런스에는 세계 유수 기업이 참석했다. 세계 최대 파운드리 업체 TSMC가 키노트를 맡은 가운데 글로벌파운드리, 프라운호퍼, 스태츠칩팩, 삼성전자, 앰코테크놀로지 등에서 발표를 맡았다.

산호세에서 열린 IWLPC 모습.
산호세에서 열린 IWLPC 모습.

팬아웃이 무엇이기에 반도체 업계 관심이 높은 걸까.

팬아웃은 입출력(I/O) 단자 배선을 반도체칩(Die) 바깥으로 빼내 I/O를 늘리는 걸 뜻한다. 반도체는 성능이 발전하면서 I/O가 증가하고 있다. 반면에 칩 면적은 좁아져 I/O 단자수를 늘리기 힘들다. 기존에는 칩 내부에 배치하던 I/O 단자를 밖으로 빼내는 팬아웃 개념이 나오게 된 배경이다.

팬아웃을 하게 되면 반도체IC와 메인기판 사이 배선 길이가 단축돼 전기적 성능과 열효율이 향상된다. 쉽게 말해 반도체 성능은 좋아지면서 열은 적게 방출되는 것이다.

여기에 팬아웃은 반도체 기판 역할을 하던 PCB가 필요 없어져 반도체를 보다 얇게 만들고 원가경쟁력도 강화할 수 있다.

종합하면 반도체 성능을 최대한으로 끌어 올리면서 크기와 두께는 물론 원가까지 최소화하는 게 팬아웃 특징이다.

팬인(왼쪽)과 팬아웃 패키지 비교(자료: 전북테크노파크)
팬인(왼쪽)과 팬아웃 패키지 비교(자료: 전북테크노파크)

◇팬아웃의 위력

팬아웃은 단순한 패키징 신기술의 등장 이상이다. 산업 판도 자체를 뒤흔들 잠재력을 내포하고 있다.

2016년 이를 증명한 사건이 발생했다. TSMC가 애플 아이폰에 들어가는 AP를 팬아웃으로 양산하는데 성공한 것이다. AP는 스마트폰 두뇌에 해당하는 반도체다.

당초 아이폰 AP는 TSMC와 삼성전자가 각각 나눠서 제조했다. 반도체를 대신 생산해주는 파운드리 사업이다. TSMC는 세계 1위 파운드리 업체고, 삼성전자는 4위다.

그런데 TSMC가 팬아웃 패키징을 세계 최초로 상용화하면서 판세를 완전히 뒤집었다. 삼성과 나눠하던 아이폰 AP 물량을 TSMC가 독식한 것이다.

반도체 미세화와 같이 전공정 기술 향상에만 힘썼던 다른 회사들과 달리 TSMC는 전공정 파운드리 뿐만 아니라 팬아웃 패키징까지 경쟁력 있는 서비스를 제공하면서 두각을 나타냈다.

TSMC가 파운드리부터 패키징까지 '턴키'로 AP를 더 경쟁력 있게 만들자 애플은 자사 AP 주문을 TSMC에 전량 맡겼다.

삼성전자 입장에서는 팬아웃 패키징 기술 부재로 애플이라는 초대형 고객을 빼앗기는 뼈아픈 일격을 당한 것이다.

TSMC의 애플 물량 독식은 2016년 한해로 그치지 않았다. 2017년과 2018년 신형 아이폰에 들어가는 AP를 TSMC가 독차지했다.

팬아웃은 업계 지형뿐만 아니라 산업간 경계도 허물었다.

반도체 제조는 그동안 전(前)공정과 후(後)공정이 각각 별도 산업으로 나뉘어져 있었다. 파운드리 업체들이 전공정을 담당했다면, 후공정은 패키징 회사의 몫이었다.

그런데 반도체 성능 향상에 전공정 못지않게 후공정이 중요해지면서 TSMC처럼 전공정 회사가 후공정까지 책임지는 영역 파괴가 일어났다.

기존 패키징 업체들은 파운드리 회사와 경쟁을 해야 하는 처지에 몰리게 됐다. 전통의 패키징 업체들(OSAT) 역시 팬아웃 기술 확보에 뛰어들고 있다.

여기에 팬아웃은 PCB를 필요 없게 만든다. 이는 곧 반도체용 기판을 공급하던 PCB 업체들의 시장을 빼앗는 여파를 몰고 오고 있다.

갤럭시워치에 적용된 삼성전기의 FO-PLP 단면도. 단일 패키지 안에 AP와 PMIC가 배치됐고, PCB 대신 재배선층(RDL)이 적용됐다.(자료: 삼성전기)
갤럭시워치에 적용된 삼성전기의 FO-PLP 단면도. 단일 패키지 안에 AP와 PMIC가 배치됐고, PCB 대신 재배선층(RDL)이 적용됐다.(자료: 삼성전기)

◇반격의 시작

2016년 TSMC발 팬아웃 패키징 등장에 반도체 업계는 비상이 걸렸다. 대응을 못하면 시장 변화에 도태되고, 결국 생존을 위협받는 문제였기 때문이다.

TSMC는 팬아웃 기술을 앞세워 애플과 무려 2020년까지 장기 공급 계약을 맺은 것으로 알려졌다.

그러나 팬아웃 패키징은 공정이 어렵고 대규모 투자도 수반돼야 해 대응할 수 있는 기업이 쉽게 나타나지 않았다.

그렇게 TSMC 독주 체제가 이어지고 있던 가운데 마침내 어깨를 견줄 경쟁자가 나타났다. 바로 삼성이다.

삼성은 '패널레벨패키지(FO-PLP)'라는 독자 팬아웃 패키징 기술을 완성하고, 본격 시장 대응에 나섰다.

FO-PLP는 삼성전기가 개발했다. 삼성전기는 차세대 패키징 기술에 주목하고 2015년 사업 진출을 결정했다.

이후 삼성전자와 태스크포스(TF)를 꾸리고, 대규모 투자와 연구개발 끝에 FO-PLP 기술을 완성, 올해 첫 결과물을 냈다.

최근 삼성전자에서 출시된 스마트워치 '갤럭시워치'에 탑재된 AP가 삼성전기 FO-PLP 기술로 패키징된 반도체다.

갤럭시워치 AP는 올 6월부터 양산됐다. FO-PLP가 적용된 전 세계 최초의 양산 제품임에도 불구하고 현재까지 어떤 문제도 발견되지 않을 만큼 안착하고 있다.

갤럭시워치에 적용된 삼성전기의 FO-PLP 단면도. 단일 패키지 안에 AP와 PMIC가 배치됐고, PCB 대신 재배선층(RDL)이 적용됐다.(자료: 삼성전기)
갤럭시워치에 적용된 삼성전기의 FO-PLP 단면도. 단일 패키지 안에 AP와 PMIC가 배치됐고, PCB 대신 재배선층(RDL)이 적용됐다.(자료: 삼성전기)
삼성전자 갤럭시워치
삼성전자 갤럭시워치

◇'TSMC냐 삼성이냐' 진검 승부

삼성전기 FO-PLP는 팬아웃 방식이란 점이 같지만 TSMC와는 기술 차이가 있다. 삼성전기 FO-PLP는 웨이퍼에서 잘라낸 칩을 사각형 패널에서 패키징한다. '패널레벨패키지(PLP)'라는 이름이 붙은 이유다. 반면에 TSMC는 웨이퍼와 같은 원형 캐리어에서 패키징을 해 '인포-웨이퍼레벨패키지(Intgrated Fan Out-Wafer Level Package)'라는 브랜드를 붙였다.

삼성은 경쟁사보다 시장 진출이 늦은 만큼 세계 최초 기술로 선두 도약하겠다는 목표를 세웠다. 그 결과물로 나온 것이 바로 FO-PLP다.

회사는 생산성 차별화를 앞세웠다. 삼성전기의 FO-PLP는 400×500㎜ 크기 판을 사용한다. 반면에 TSMC는 원형의 12인치 웨이퍼를 쓴다. 12인치 웨이퍼에 얹을 수 있는 반도체칩(Die) 수는 약 1000개 수준(8×8㎟ 기준)이다. 400×500㎜ 크기 패널에는 3100개까지 배치할 수 있다. TSMC의 FO-WLP는 원형 웨이퍼 특성상 칩을 절단하면 손실 부분이 상대적으로 많은 반면에 FO-PLP는 사각형 기판의 최대 95%를 이용할 수 있다. 생산성 차별화를 꾀한 것이다.

삼성전기는 또 갤럭시워치용 AP를 FO-PLP로 상용화하면서 하나의 패키지 안에 AP 뿐만 아니라 PMIC도 동시에 넣는 '멀티다이(Multi-Die)'를 세계 최초로 구현했다. TSMC는 칩 하나를 패키징하는 '싱글' 방식이다.

삼성은 생산성과 멀티다이 패키징 기술로 본격 시장 대응에 나설 계획이다. 회사는 차세대 스마트폰용 AP 패키징을 다음 목표로 세웠다.

PLP와 WLP의 기술 비교. WLP는 동그란 웨이퍼를 기반으로 작업해 버리는 영역이 15% 정도 된다. 이에 비해 네모난 판을 사용하는 PLP는 버리는 영역이 적어 원가 절감에 유리하다는 평가다.
PLP와 WLP의 기술 비교. WLP는 동그란 웨이퍼를 기반으로 작업해 버리는 영역이 15% 정도 된다. 이에 비해 네모난 판을 사용하는 PLP는 버리는 영역이 적어 원가 절감에 유리하다는 평가다.

팬아웃 패키징은 현재 PMIC나 AP 등 한정된 반도체부터 적용되고 있다. 그러나 인공지능(AI), 5세대(G) 이동통신, 자율자동차, 사물인터넷(IoT) 등을 만나면서 폭발적으로 증가할 것이란 전망이다. 처리할 데이터가 급증하는 만큼 반도체는 더 많은 신호를 빠르게 처리할 수 있어야 하고, 결국 I/O를 늘릴 수 있는 팬아웃 패키징이 확산될 것이란 게 근거다.

위전화 TSMC 부사장은 23일 열린 IWLPC 기조연설에서 “팬아웃 기술이 스마트폰과 5G, IoT 시장 성장에도 기여할 것”이라고 말했다.

패키징이 미래 반도체 시장에서 중요한 역할을 차지하게 되면서 이를 둘러싼 기술 경쟁이 본격화되고 있다.

배광욱 삼성전기 상무는 “PLP 기술은 모바일용 AP나 PMIC 외에 5G 안테나, 센서, SiP(시스템인패키지)에도 적용 가능하다”면서 “IoT, 웨어러블, 오토모티브, 의료, 산업 등 다양한 분야에서 활용될 것으로 전망한다”고 말했다.

산호세(미국)=

윤건일 전자/부품 전문기자 benyun@etnews.com