차세대 반도체 공정으로 주목받는 '원자층 증착 기법(ALD)'의 국내 기술 경쟁력을 높이려면 대기업과 중소기업, 학교와 연구기관 등이 힘을 합쳐 기술 장벽을 무너뜨려야 한다는 주장이 나왔다.
지난 26일 서울 성동구 한양대학교에서 열린 '한국 ALD 워크숍 2019'에서 유원석 삼성전자 수석은 현재 ALD 기술이 맞이한 장벽을 '효율성'으로 요약했다.
ALD는 반도체 실리콘 웨이퍼에 박막을 씌우는 과정인 증착 공정에서 주목받고 있다. 기존 증착 공정인 물리 기상 증착법(PVD), 화학 기상 증착법(CVD)보다 미세한 공정이 가능하고, 상대적으로 낮은 온도에서도 막을 씌울 수 있는 것이 장점으로 꼽힌다. 기존 공정이 창문에 분무기를 뿌려 막을 형성하는 것이라면, ALD 공정은 화학적 반응을 토대로 용어 그대로 '원자 두께의 얇은 막'을 씌우는 게 골자다.
글로벌 시장에서 이 기술을 활용하는 사례가 늘면서, 관련 시장과 연구 규모도 커지고 있는 추세다. 하지만 기술이 아직 완벽하게 무르익지 않아 생산성이 낮고, 원재료인 전구체(프리커서) 투입 대비 얻을 수 있는 결과물이 적다. 이론과 달리 박막 두께(스텝 커버리지)가 일정하지 못한 것도 문제로 지적된다.
따라서 국내 반도체 회사들이 효율성 문제를 먼저 극복해 경쟁력 우위를 가져야 한다는 게 유 수석의 주장이다. 특히 업체 간 뿐만 아니라, 학교와 연구기관 전반에서의 기술 협력이 필요하다고 강조했다.
그는 “특히 오늘날 ALD 기술을 구현할 때 프리커서를 선정하는 데 어려움이 있지만, 좋은 프리커서를 확보하게 되면 생산성이 매우 올라갈 수 있다”고 말했다.
아울러 ALD 기술을 구현할 때 설비 공간을 최소화해야 한다는 의견도 제시했다. 유 수석은 “반도체 소자 제조사 라인은 쉽게 조정하기 어려워서, 대형화한 ALD 장비를 들이거나 이 공정만을 위해 기기 수를 늘린다면 라인 전체 생산성에 문제가 생기는 '병목 현상'이 발생한다”며 “ALD 시장 성장이 예상된 속도로 이어지려면 제조 설비 장벽을 반드시 극복해야 한다”고 말했다.
이날 행사에서는 김형철 SK하이닉스 수석도 참석해 ALD 응용 기술을 소개했다. D램과 낸드 플래시 소자 안에 들어있는 전자의 움직임을 최소화하기 위해 ALD 공법을 이용해 란타늄옥사이드(La2O3)와 알루미늄옥사이드(Al2O3) 박막을 씌우는 방법이다. 전자의 움직임을 최소화하면 소자의 지속성이 개선된다.
한국 ALD 워크샵은 국내 ALD 기술 현황을 짚고 앞으로 연구 방향을 제시하기 위해 매년 개최된 행사로, 올해 15회 째를 맞았다. 반도체 재료 업체인 유피케미칼이 후원한다.
강해령기자 kang@etnews.com
