2차원 반도체 소재 고효율 패터닝 공정 개발

UNIST·연세대 공동 연구팀
소재 손상 막고, 기존 독성 공정 대체
저전력 고속 연산 반도체 칩 개발 기여

UNIST·연세대 공동연구팀(왼쪽부터 김봉수 UNIST 교수, 조정호·강주훈 연세대 교수, 조완호·허유찬 UNIST 연구원)
UNIST·연세대 공동연구팀(왼쪽부터 김봉수 UNIST 교수, 조정호·강주훈 연세대 교수, 조완호·허유찬 UNIST 연구원)

반도체 기판에 2차원 소재 회로를 간단하게 패터닝할 수 있는 기술이 나왔다. 독성 유기용매를 대체하고, 복잡한 공정으로 인한 소재 손상을 막아준다.

울산과학기술원(UNIST)은 김봉수 UNIST 화학과 교수팀과 조정호·강주훈 연세대 교수팀이 공동으로 이황화몰리브덴 등 2차원 반도체 소재와 가교제를 친환경 용매에 넣어 기판 위에 바로 패터닝하는 공정기술을 개발했다고 18일 밝혔다.

2차원 반도체 소재는 종이처럼 층상구조다. 반도체 칩의 집적도를 높이고 전력 소모도 줄일 수 있지만 기존 공정으로는 소재 손상 없이 회로 형태로 찍어내기 어려웠다.

공동 연구팀이 2차원 소재를 균일하게 분산하는 친환경 용매와 이 용매에 잘 녹는 가교제를 찾아내 이 문제를 해결했다. 정량 분석 기법을 이용해 이소프로판올을 친환경 용매로 선택하고, 기존 아자이드 가교제의 화학 구조를 바꿔 이소프로판올에 잘 녹도록 설계했다.

친환경 용매 기반 2차원 반도체 소재 직접 패터닝 공정과 이 공정으로 제작한 반도체 소자
친환경 용매 기반 2차원 반도체 소재 직접 패터닝 공정과 이 공정으로 제작한 반도체 소자

이렇게 나온 공정기술은 증착이나 식각 같은 고온 화학약품 처리 공정을 거치지 않고도 2차원 반도체 소재 회로를 기판에 직접 그려낼 수 있다.

친환경 알코올성 용매에 2차원 나노소재와 가교제를 섞어 회로를 그린 뒤, 자외선을 쪼여 주면 자외선을 받은 가교제가 딱딱하게 굳어 나노소재를 회로 형태로 고정시킨다. 회로를 제외한 가교제는 물로 쉽게 제거할 수 있다.

개발 공정을 적용해 만든 이황화몰리브덴 트랜지스터는 전자 이동도 20.2cm²/V·s, 임계전압 2.0V, 온오프 전류비 2.7×10⁶을 나타냈다. 49개 트랜지스터를 배열한 어레이는 개별 트랜지스터의 성능 편차 없이 60일 이상 안정적으로 작동했다.

김봉수 교수는 “EL-QD 디스플레이 제작에 쓰이던 가교제 기반 자외선 패터닝 기술을 2차원 반도체 소재로도 확장할 수 있다는 것을 입증한 연구”라며 “2차원 반도체 소재 기반 차세대 저전력 반도체, 고속 연산 반도체 칩 개발에 기여할 것”이라고 말했다.

울산=임동식기자 dslim@etnews.com