AMD가 차세대 서버 반도체 경쟁에서 한발 먼저 움직이기 시작했어요.
차세대 EPYC 서버 CPU '베니스(Venice)'가 지난 21일(현지시간) TSMC의 2나노미터(nm) 공정에서 본격적인 생산 확대에 돌입했는데요.
업계에서는 이번 움직임이 AI 시대 데이터센터 경쟁의 중요한 분기점이 될 수 있다는 분석이 나오고 있답니다.
베니스는 AMD의 6세대 에픽(EPYC) 프로세서예요. 특히 업계 최초로 TSMC 2nm 공정에서 양산에 들어간 HPC 칩이라는 점에서 관심을 받고 있어요. 생산은 우선 TSMC 대만 공장에서 시작되며, 이후 미국 애리조나 공장으로도 확대될 예정이라고 해요.
AI 시대 다시 중요해진 CPU
최근 AI 시장에서는 단순한 챗봇을 넘어 여러 작업을 스스로 수행하는 '에이전트형 AI'가 빠르게 늘고 있어요. AI가 복잡해질수록 GPU뿐 아니라 CPU 역할도 다시 중요해지고 있는데요. 데이터 이동과 메모리 관리, 저장장치 연결, 네트워크 제어 같은 작업을 CPU가 맡기 때문이에요.
AMD는 이런 흐름에 맞춰 베니스를 차세대 AI 인프라용 핵심 CPU로 키우고 있어요. 리사 수 AMD CEO도 “TSMC 2nm 공정 기반 베니스 생산 확대는 차세대 AI 인프라를 가속하는 중요한 단계”라고 설명했답니다.
또 “AI와 에이전트형 워크로드가 빠르게 확대되면서 고객들은 혁신 기술을 더 빠르게 실제 서비스에 적용할 수 있는 플랫폼을 원하고 있다”며 TSMC와의 협력이 AMD의 차세대 컴퓨팅 기술 확대에 중요한 역할을 하고 있다고 강조했어요.
GAA 구조로 바뀐 2nm 공정
베니스는 AMD 서버 CPU 계보에서 제노아(5nm), 튜린(3nm) 다음 세대 제품이에요. AMD는 세대가 바뀔 때마다 코어 수와 메모리 대역폭, 전력 효율을 계속 높여왔는데요. 이번에는 공정 기술 자체도 큰 변화를 맞았답니다.
TSMC의 N2 공정은 기존 핀펫(FinFET) 대신 GAA(Gate-All-Around) 나노시트 트랜지스터를 처음 적용한 공정이에요. 단순히 회로 선폭만 줄인 것이 아니라 트랜지스터 구조 자체를 바꾼 셈이죠.
GAA 구조는 전류 흐름을 더 세밀하게 제어할 수 있어 전력 누설을 줄이고 같은 전력에서도 더 높은 성능을 낼 수 있다고 알려져 있어요. 수많은 서버가 밀집된 데이터센터에서는 전력 효율과 발열 관리가 매우 중요해서 이런 변화가 실제 운영 비용에도 큰 영향을 미칠 수 있답니다.
AMD에 따르면 베니스는 최대 256개 코어와 초당 1.6TB 메모리 대역폭을 지원해요. 또 이전 세대 튜린보다 최대 1.7배 높은 성능 향상을 제공한다고 해요. 다만 최종 소비전력(TDP)과 동작 속도는 아직 공개되지 않았어요.
후속 제품과 AI 데이터센터 전략
AMD는 여기서 멈추지 않고 후속 제품 '베라노(Verano)'도 준비 중이에요.
베라노는 LPDDR 메모리를 적극 활용해 전력 효율과 메모리 성능을 더욱 강화할 것으로 알려졌어요.
또 베니스 CPU와 인스팅트 MI450X GPU를 결합한 '헬리오스' 플랫폼도 개발 중인데요. AMD는 이 플랫폼이 2026년 하반기부터 대규모 AI 데이터센터에 투입될 것으로 보고 있어요.
남은 과제도 적지 않아
아직 해결해야 할 과제도 있어요. 첨단 공정은 초기 수율 확보가 매우 중요하고, 서버 CPU처럼 칩 크기가 큰 제품은 생산 효율에 따라 가격 경쟁력이 크게 달라질 수 있기 때문이에요.
AMD는 앞으로 인텔의 차세대 서버 CPU와 직접 경쟁해야 해요. 여기에 애플 역시 차세대 아이폰 칩에 TSMC 2nm 공정을 사용할 것으로 예상되면서 생산 물량 확보 경쟁도 더욱 치열해질 가능성이 나오고 있어요.
베니스가 기존 SP5 소켓을 유지할지 여부와 냉각·전력 설계 정보도 공개되지 않았어요. 데이터센터 기업들은 플랫폼 호환성과 실제 전력 효율을 중요하게 보는 만큼 향후 공개될 세부 사양에 관심이 집중되고 있죠.
업계에서는 AMD의 이번 발표가 단순 신제품 공개를 넘어 실제 양산 체제로 진입했다는 데 의미가 크다고 보고 있어요. 결국 가격과 수율, 플랫폼 안정성 확보 여부가 베니스의 시장 경쟁력을 결정할 핵심 요소가 될 전망이랍니다.