퀄컴, 삼성 파운드리 협력사 '아키아나' 인수…RISC-V 생태계 확장 가속

지난 6월 발표된 아키아나와 삼성전자 파운드리의 협력 자료(Akeana Collaborates with Samsung Electronics, fast-tracking RISC-V Customers, Ecosystem for Server and Agentic AI Silicon). 출처=삼성반도체 링크드인
지난 6월 발표된 아키아나와 삼성전자 파운드리의 협력 자료(Akeana Collaborates with Samsung Electronics, fast-tracking RISC-V Customers, Ecosystem for Server and Agentic AI Silicon). 출처=삼성반도체 링크드인

퀄컴이 삼성 파운드리와 서버급 테스트 칩을 공동 개발한 미국의 반도체 설계자산(IP) 스타트업 '아키아나(Akeana)'를 인수했다. 자체 CPU 코어 개발과 함께 차세대 오픈소스 아키텍처인 '리스크파이브(RISC-V)' 포트폴리오를 빠르게 확장하려는 행보로 풀이된다.

21일 업계에 따르면 라빈 수구마르 아키아나 창업자 겸 최고경영자(CEO)는 최근 자신의 링크드인을 통해 “아키아나의 IP와 팀이 퀄컴 내에서 새로운 보금자리를 찾게 됐다”며 인수 사실을 공식화했다.

인수와 함께 수구마르 CEO는 올해 10월부로 퀄컴의 엔지니어링 부사장(VP, Engineering)으로 합류했다. 구체적인 인수 금액과 세부 조건은 공개되지 않았다.

아키아나는 지난 2021년 마벨에서 서버용 프로세서인 '썬더X2' 등을 설계했던 핵심 엔지니어들이 설립한 스타트업이다. 3년여간 스텔스(비공개) 모드로 연구개발에 매진하다 지난 2024년 8월 클라이너 퍼킨스, 메이필드, 피델리티 등으로부터 1억달러(약 1300억원) 이상의 대규모 투자를 유치하며 시장에 모습을 드러냈다.

아키아나의 핵심 역량은 'RISC-V' 기반의 폭넓은 프로세서 설계 기술이다. RISC-V는 x86(인텔·AMD)이나 Arm과 달리 라이선스 비용이 없는 오픈소스 명령어 집합 구조(ISA)다. 레고 블록처럼 필요한 기능을 자유롭게 추가·변형할 수 있어 최근 인공지능(AI) 및 맞춤형 반도체(ASIC) 시대의 핵심 아키텍처로 각광받고 있다. 아키아나는 초저전력 32비트 임베디드 코어부터 데이터센터·서버에 들어가는 64비트 초고성능 코어, 코어 간 연결을 돕는 인터커넥트 및 시스템 IP까지 풀스택 라인업을 보유하고 있다.

특히 아키아나는 삼성전자 파운드리 사업부와 긴밀한 협력을 이어온 파트너사다. 양사는 지난 6월 전략적 협력을 발표하고, 아키아나의 고성능 RISC-V IP와 삼성 파운드리의 4나노미터(nm) 핀펫(FinFET) 공정을 결합해 서버급 시스템온칩(SoC) 및 에이전틱(Agentic) AI용 CPU 실리콘 솔루션을 구현하겠다고 밝힌 바 있다.

실제로 양사는 공식 발표보다 앞선 지난해 12월에도 차세대 RISC-V 표준인 'RVA23'을 지원하는 서버급 테스트 칩 '알파인(Alpine)'을 테이프아웃(설계 완료 후 파운드리 이관)하는 성과를 냈다.

퀄컴이 이처럼 공격적으로 RISC-V 인재와 IP를 흡수하는 가장 큰 이유는 특정 아키텍처에 대한 의존도를 낮추기 위함이다. 현재 퀄컴은 누비아(Nuvia) 인수를 통해 확보한 자체 커스텀 CPU 코어 '오라이온(Oryon)'을 모바일과 PC에 적용하며 성과를 내고 있지만, 여전히 Arm과의 라이선스 분쟁 리스크를 안고 있다.

여기에 온디바이스(엣지) AI부터 데이터센터 서버 시장까지 사업 영역을 넓히기 위해선 수정과 최적화가 자유로운 RISC-V 기술 내재화가 필수적이다. 아키아나는 이미 삼성 4나노 공정에서 검증된 서버급 RISC-V 코어와 설계 베테랑들을 보유하고 있다.


수구마르 CEO는 “광범위한 세계적 수준의 고성능 IP 제품군을 만들어낸 팀의 뛰어난 성과가 자랑스럽다”며 “그동안 지원을 아끼지 않은 투자자와 파트너, 고객들에게 감사드리며 성공적인 엑시트를 달성한 모든 이해관계자에게 축하를 전한다”고 밝혔다.

아키아나가 삼성 파운드리 4나노(nm) 공정으로 테이프아웃한 서버급 RISC-V 테스트 칩 '알파인(Alpine)'의 실제 물리적 레이아웃(Floorplan, 플로어플랜). 출처=아키아나
아키아나가 삼성 파운드리 4나노(nm) 공정으로 테이프아웃한 서버급 RISC-V 테스트 칩 '알파인(Alpine)'의 실제 물리적 레이아웃(Floorplan, 플로어플랜). 출처=아키아나

이형두 기자 dudu@etnews.com

  • ET Events