퀄리타스반도체는 최근 미국 산타클라라에서 열린 '인공지능(AI) 인프라 서밋'에 참가해 UCIe PHY IP를 시연했다고 18일 밝혔다.
UCIe PHY IP는 칩렛 고속 통신 인터페이스 표준을 기반으로 물리적 신호 전송을 담당하는 반도체 설계자산(IP)을 의미한다.
퀄리타스반도체는 5나노미터(㎚) 공정노드를 겨냥해 IP를 개발했다. 물리 계층(PHY) 개발부터 패키지 설계, 테스트 보드 제작까지 모든 과정을 독자 수행했다. 시연에서 사용된 샘플은 16채널(16-lane) 구성됐으며 각 채널은 16Gbps 속도로 동작했다고 전했다.
퀄리타스반도체는 현장에서 외부 장치와의 연결을 테스트해 송신(TX) 신호가 제대로 전달되는지 확인하고, 두 칩 간의 신호가 잘 전달되는지 점검했다. 또 짧은 거리와 긴 거리에서 수신(RX) 신호를 실시간으로 시연했다.
김두호 퀄리타스반도체 대표는 “조만간 UCIe 어드밴스드 패키지 솔루션도 선보여 고객의 다양한 칩렛 아키텍처 요구를 충족할 계획”이라고 말했다.
박진형 기자 jin@etnews.com
