세계 최대 반도체 설계자동화(EDA) 및 설계자산(IP) 기업 시높시스가 차세대 메모리 인터페이스 'CXL 4.0' IP를 개발했다. 인공지능(AI) 메모리 병목을 해소하려는 시장 수요를 정조준했다.
24일 업계에 따르면, 시높시스는 최근 CXL 4.0 IP 포트폴리오를 발표했다. CXL은 고성능 컴퓨팅 시스템에서 중앙처리장치(CPU)와 메모리, 저장장치, 가속기 등을 고속·고효율로 연결하기 위한 인터페이스다. PC와 서버 내 장치를 연결하는 표준 'PCIe'를 활용, 범용성이 높다.
인텔 주도로 결성된 컨소시엄을 통해 2019년 CXL 1.0 표준이 나왔다. CPU·그래픽처리장치(GPU) 기업뿐만 아니라 메모리 제조사도 CXL을 지원하는 제품 개발에 뛰어들고 있다.
현재 CXL 2.0을 지원하는 반도체 칩이 양산 중이며, 업계에서는 CXL 3.0 도입을 추진하고 있다. 시높시스는 선제적으로 CXL 4.0 IP까지 선보여 시장 선점 효과를 노린 것으로 분석된다. CXL 4.0 표준은 작년 말에 확립된 바 있다.
CXL 4.0은 전송속도(대역폭)가 128GT/s로 전 세대와 견줘 두배 빨라졌다. 최신 PCIe 7까지 지원한다. 시높시스는 자사 CXL 4.0 IP에 컨트롤러·IDE 보안 모듈·실리콘 입증 물리적 계층 및 검증 IP를 통합했다. 여기에 이전 세대 CXL과 상호 연결할 수 있도록 해 적용 범위를 넓혔다.
시높시스는 CXL 4.0 IP 제공으로 AI 인프라의 메모리 접근과 활용 속도를 대폭 키울 수 있을 것으로 기대했다. 최근 AI 인프라 병목으로 지목되는 메모리 용량과 대역폭을 높일 수 있는 기반이 될 수 있어서다.
시높시스 관계자는 “CXL이 기본적 메모리 확장에서 광범위한 메모리 공유를 넘어 궁극적으로 완전한 분리형 컴퓨팅(컴퓨팅 자원을 묶지 않고 분리해 고속 통신망으로 엮는 구조)으로 발전할 것”이라며 “CXL 4.0을 통해 본격적인 분리형 컴퓨팅으로 나아갈 것”이라고 말했다.
권동준 기자 djkwon@etnews.com
