UNIST가 고품질 클록을 생성하는 초소형·저전력 반도체 회로 기술을 개발했다.
'클록(Clock)'은 반도체 칩 안의 수십억개 소자를 일사불란하게 작동하도록 만드는 주기적 전기 신호다. 5G·6G 통신이나 고속 연산 AI 칩일수록 클록 신호 품질이 중요하다.
윤희인 UNIST 전기전자공학과 교수팀은 클록 품질을 획기적으로 높인 ILCM 기반 클록 신호 생성 반도체 회로를 개발했다고 11일 밝혔다.
'ILCM(Injection-Locked Clock Multiplier)'은 클록 신호에서 발생하는 지터(Jitter)라는 잡음과 참조스퍼(Reference spur)라는 또 다른 잡음까지 해결한 기술이다.
윤 교수팀은 ILCM에 주파수 추적(SSFTL) 기술과 기준 신호 주입 타이밍 보정(IPTC) 설계를 접목해 이 같은 회로를 개발했다. ILCM 중에서도 소형화에 강점이 있는 링 발진기(Ring VCO) 기반 ILCM 기술을 채택해 고집적 반도체 칩을 만드는 데도 유리하다.
개발한 ICLM 기반 반도체 회로의 참조스퍼 잡음은 2.1㎓ 출력 조건에서 -81.36㏈c(반송파 기준 데시벨)를 나타냈다. 현재까지 보고된 링 발진기 기반 ILCM 회로 가운데 세계 최저 수준이다. 지터 잡음도 280.9펨토초(fs, 1000조 분의 1초)를 달성해 초고속 작동에 적합함을 입증했다.
회로의 면적은 28나노미터(㎚) CMOS 공정을 적용할 때 0.0444㎟까지 제작 가능하다. 전력 소모도 12.28밀리와트(㎽)로 최소화해 공간 제약이 크고 배터리 효율이 중요한 모바일 기기나 사물인터넷(IoT) 센서에 쓸 수 있다.
클록 신호는 저전압과 고전압의 반복 주기가 1초에 수억번(㎒)에서 수십억번(㎓)으로 빠르다. 지터는 이 반복 주기가 일정하지 않은 일종의 '신호 주기 오차'다. 고속 통신 칩이나 AI칩은 클록 신호 주기를 더 단축하고, 정확성을 유지하기 위해 깨끗한 참조신호를 강제로 주입해 오차를 보정하는데 이 과정에서 '참조스퍼'라는 잡음이 남게 된다.
이 연구 성과는 IEEE 반도체 회로 공학회에서 발행하는 '저널 오브 솔리드 스테이트 서킷(Journal of Solid-State Circuits)' 2월 6일자에 실렸다.
울산=임동식기자 dslim@etnews.com