심텍이 인공지능(AI) 반도체 기판 시장이 '연산 중심'에서 '시스템 최적화' 시대로 패러다임 전환을 맞이하고 있다고 진단했다.
유문상 심텍 연구소장은 17일 열린 '2026 테크데이: '판'이 바뀐다' 컨퍼런스에서 “AI 반도체 메모리의 진화는 패키징 기판을 단순 연결판 역할을 넘어 고속 연산과 전력 공급, 열 관리까지 책임지는 '시스템 플랫폼'으로 진화시키고 있다”고 말했다.
반도체 아키텍처가 대규모 AI 모델의 학습과 추론 수요로 인해 과거 중앙처리장치(CPU) 성능 위주 '연산 중심'에서 데이터 이동 효율을 극대화하는 '메모리·데이터 중심'으로 빠르게 전환하면서 패키지 기판은 이에 따라 초고밀도 배선, 전기적 성능, 전력공급 능력, 열 관리, 이종 집적 등이 중요해지고 있다는 게 유 소장 진단이다.
심텍은 차세대 메모리 패키징 기판 기술 확보 차원에서 미세 배선 구현과 연결성 강화를 위해 ▲패터닝 ▲시뮬레이션 ▲플립칩 범핑 ▲스몰 비어(Via) ▲솔더 레지스트 ▲표면 처리 등 6가지 공정에 대한 연구개발을 진행 중이다.
기판 표면 정밀도가 실리콘 웨이퍼 수준으로 높아짐에 따라 감광성 절연재(PID)를 적용, 10마이크로미터(㎛) 피치 이하의 초미세화를 구현하는 연구를 가속화하고 있다.
또 미세 패턴(Line/Space) 폭을 2030년까지 2/2마이크로미터(㎛) 수준으로 축소하는 초미세 공정 기술 확보에도 주력하고 있다.
아울러 레이저 기반 비아(Via) 형성에 엑시머 레이저를 도입해 비아 사이즈를 축소하고 고종횡비를 달성할 계획이다. 고강성 확보를 위한 저열팽창계수 신소재와 소더 레지스트 최적화 연구도 병행하고 있다.
유 소장은 유기 기판 한계를 뛰어넘을 차세대 핵심 기술로 '글래스 코어 기판'을 지목했다. 글라스 기판은 실리콘(Si)과 유사한 물성을 지니고 있으면서도 고밀도 인터커넥트와 저손실 특성을 만족해, 대형화·고속신호 전송·고집적 전력 구현을 동시에 가능하게 하는 차세대 패키징의 게임 체인저로 주목받고 있다.
다만 구리 도금 간의 열팽창계수 미스매치로 인한 신뢰성 확보와 물성 고정 등은 해결해야 할 과제로 짚었다.
유 소장은 “AI의 전방위적 확산에 따라 기판 아키텍처가 동시다발적으로 발전하고 있다”며 “더 미세하고 조밀한 연결을 실현하기 위해서는 차세대 소재 개발과 협력사 간의 긴밀한 기술 협력이 필수”라고 말했다
김영호 기자 lloydmind@etnews.com
