한양대학교는 유호천 공과대학 융합전자공학부 교수 연구팀이 국내외 공동연구진과 함께 확률 기반 인공지능(AI) 연산을 위한 '전기적 가우시안 트랜지스터'를 세계 최초로 개발했다고 4일 밝혔다.
이번 연구는 단일 반도체와 스플릿 게이트(split-gate) 구조만으로 이상적인 가우시안(Gaussian) 확률분포를 하드웨어에서 직접 구현하고 자유롭게 조절한 성과로, 연구팀은 이를 활용해 딥페이크 음성과 실제 음성을 실시간으로 판별하는 시스템도 구현했다.
기존 확률 기반 AI 모델은 가우시안 분포를 계산하기 위해 중앙처리장치(CPU)나 그래픽처리장치(GPU)에서 반복적인 디지털 연산을 수행해야 해 높은 전력 소모와 빈번한 메모리 접근이 요구됐다. 기존 안티앰비폴라 트랜지스터(Anti-Ambipolar Transistor, AAT) 기반 가우시안 소자 역시 서로 다른 반도체를 결합한 이종접합 구조로 인해 출력이 비대칭적으로 나타나면서 이상적인 가우시안 분포를 구현하는 데 한계가 있었다.
연구팀은 이를 해결하기 위해 단일 반도체와 스플릿 게이트 구조를 적용한 '단일 채널 가우시안 미러링 트랜지스터(Single-Channel Gaussian-Mirroring Transistor, SC-GMT)'를 개발했다. 순수한 전기적 제어만으로 대칭적인 가우시안 특성을 구현했으며, 분포의 진폭(A), 평균(μ), 표준편차(σ)를 각각 독립적으로 조절하는 데 성공했다.
이어 개발한 소자를 인쇄회로기판(PCB) 기반 하드웨어 시스템으로 확장해 실시간 확률 연산을 수행하는 가우시안 나이브 베이즈(Gaussian Naive Bayes, GNB) 분류기를 제작했다. 이를 이용해 딥페이크 음성과 실제 음성을 실시간으로 구분하는 시스템을 구현했으며, 국제 공동 벤치마크 챌린지인 'ASVspoof2019' 데이터셋을 활용한 실험에서 높은 분류 정확도를 확인했다.
이번 성과는 기존에 소프트웨어와 디지털 회로를 통해 처리하던 확률분포 생성과 연산을 단일 반도체 소자에서 직접 수행할 수 있는 가능성을 제시했다. 향후 저전력 엣지 AI와 확률 기반 인공지능, 딥페이크 탐지 등 차세대 AI 반도체 분야에 활용될 것으로 기대된다.
유호천 교수는 “이번 연구는 확률분포를 소자 수준에서 직접 생성하고 연산할 수 있는 새로운 반도체 플랫폼을 제시한 것”이라며 “향후 저전력 엣지 AI, 확률 기반 인공지능, 딥페이크 탐지 등 다양한 차세대 AI 반도체 분야에 폭넓게 활용될 것으로 기대한다”고 말했다.
이번 연구는 과학기술정보통신부와 정보통신기획평가원의 정보통신방송혁신인재양성사업 중 '인공지능반도체고급인재양성' 사업의 지원을 받아 수행됐다.
연구 성과는 재료·전자소자 분야 국제학술지 '어드밴스드 머티리얼스(Advanced Materials, IF 29.1, JCR 상위 2.2%)'에 2026년 지난달 22일 게재됐다. 논문명은 '실시간 확률 추론을 위한 정전기적 가우시안 트랜지스터(Electrostatic Gaussian Transistor for Real-Time Probabilistic Inference)'다.
한양대 융합전자공학과 한영민 박사과정생이 제1저자, 유영우 박사과정생이 공동 제1저자로 참여했으며, 한양대 유호천 교수와 가천대 김영준 교수, 미국 일리노이대학교 시카고의 아미트 란잔 트리베디(Amit Ranjan Trivedi) 교수, 캐나다 오타와대학교 김창현 교수가 공동 교신저자로 참여했다.
조호현 기자 hohyun@etnews.com