세계 3대 반도체 패키징·테스트(OSAT) 기업 중 하나인 중국 JCET가 첨단 패키징 공정 상용화에 본격 시동을 걸었다. 인공지능(AI) 반도체 시장에서 주목하는 유리기판과 패널레벨패키징(PLP) 시제품 라인을 구축하며 시장 개화에 대비하는 모습이다.
JCET는 최근 3분기 실적 발표에서 “복수 고객사와 유리기판 및 PLP 기술 공동 개발을 진행 중”이라며 “반도체 유리기판 기반 패키징 공정을 위한 파일롯 라인 구축 단계로 진입했다”고 공식화했다.
반도체 유리기판은 기존 플라스틱 소재를 유리로 바꿔 각종 난제를 해결할 대안으로 주목받고 있다. 기존 대비 휨 현상이 적고, 미세 회로 구현이 용이해 차세대 고성능컴퓨팅(HPC) 및 AI 반도체 기판으로 급부상했다.
JCET는 올해 초 플립칩 볼그리드어레이(FC-BGA)에 유리기판을 적용하는 기초 기술 수준을 검증하는 등 관련 공정 확보를 추진해왔다. 당시 성과가 패키징 공정에 유리기판 적용 가능성을 확인하는 데 초점을 맞췄다면, 이번에는 시제품으로 구현하기 위한 생산 기반 구축으로 범위를 확장했다. 본격적인 상용화 행보에 착수한 것으로 풀이된다.
자체 기술 검증에 그치지 않고 복수 고객과 공동 개발을 추진 중인 것도 관심이 쏠린다. 고객 요구를 반영한 공정 기술 확보에 나섰다는 의미다. JCET는 구체적인 고객을 밝히진 않았지만 글로벌 AI 반도체 기업이 포함된 것으로 관측된다.
JCET가 반도체 유리기판을 직접 제조하진 않지만, 이를 패키징 공정에 적용하려는 만큼 어느 정도 관련 공급망도 확보한 것으로 분석된다.
JCET는 PLP에도 상당한 진전을 이뤘다고 밝혔다. PLP는 기존 웨이퍼 단에서 반도체를 패키징했던 것과 달리, 사각 패널에서 공정을 진행해 생산성을 대폭 끌어올리는 방식이다. 최근 AI 반도체 칩 크기가 커지면서 패키지 면적 확대가 용이한 PLP 기술 경쟁이 한창이다.
JCET는 공동패키징광학(CPO) 기술 확보도 추진하고 있다. CPO 역시 AI 반도체에서 전기 신호를 빛으로 대체, 성능과 전력 효율을 높일 수 있어 업계에서 주목받고 있다.
패키징 업계 관계자는 “JCET가 AI 시장에 대응한 첨단 패키징 경쟁력 확보에 속도를 내고 있다”며 “고객 공동 개발 성과가 실제 시제품 생산과 양산 수주로 이어질지가 관건”이라고 밝혔다.
권동준 기자 djkwon@etnews.com
