인공지능(AI) 시대의 진짜 병목은 연산 속도가 아니라 전력을 소모하는 '데이터 이동 거리와 비용'이라는 진단이 나왔다. 반도체 미세 공정의 물리적 한계에 직면한 AMD 등 칩 설계사들이 패키지와 소재 혁신을 핵심 해법으로 지목한 가운데, 국내외 소재·장비 업계가 30마이크로미터(㎛) 극박 웨이퍼와 질화알루미늄(AlN) 필러 등 고난도 공정 솔루션으로 화답하고 나섰다.
4일 부산 파라다이스호텔에서 열린 '제24회 국제 마이크로전자 및 패키징 심포지엄(ISMP 2026)'에서는 AMD 기조연설이 던진 시스템 레벨의 과제와, 이를 실현하기 위한 국내외 주요 소재 기업들의 첨단 패키징 대응 전략이 맞물리며 이목을 집중시켰다.
기조연설에 나선 빌 엔 AMD 기업부사장(CVP)는 오픈AI의 테리 강 등 주요 파트너들의 협력 사례를 언급하며 “AI 연산 수요가 매년 4~5배씩 폭증하는 상황에서 기존 미세 공정 스케일링만으로는 한계에 봉착했다”며 “데이터를 이동시키는 비용과 전력 제약을 극복하려면 시스템 레벨의 공동 설계와 패키징 혁신이 필수적”이라고 강조했다.
연산 로직 바로 옆의 레지스터 파일에서 데이터를 이동시키는 에너지를 기준(1X)으로 삼을 때, 패키지 내 HBM 메모리로 이동하면 500배, 최종적으로 데이터센터 스케일로 확장되면 무려 5000배의 에너지가 소모된다.
AMD는 이 거대한 병목을 뚫기 위해 패키지 중심의 3차원 구조 전환을 해법으로 제시했다. 우선 수 밀리미터의 수평 이동 대신 메모리를 연산 다이 바로 위에 올리는 '온톱(On-top) 메모리' 3D 적층으로 이동 거리를 수 마이크로미터로 단축한다.
아울러 AI 칩의 대면적화에 따라 둥근 원형 웨이퍼 공정의 면적 손실 한계를 극복하기 위해 500×500㎜ 사각 패널 레벨 패키징(PLP)으로 전환하며, 구리 배선 한계를 넘기 위해 광학 패키징(CPO)으로 데이터 이동 효율을 극대화한다는 전략이다.
박경록 엠코테크놀로지코리아 글로벌R&D센터장은 기조연설에서 “단일 다이 스케일링의 한계에 직면하면서 패키징이 AI 고성능 컴퓨팅의 핵심 기반으로 부상했다”고 밝혔다.
그는 생성형 AI에서 피지컬 AI로 진화하는 과정에서 CPU·GPU·메모리·가속기를 하나의 패키지에 집적하는 이종 집적이 필수적이며, 패키지 크기가 기존 대비 수 배에서 10배 이상 커지고 있다고 설명했다. 이에 따라 고객과의 초기 단계 협력이 중요하다고 강조했다.
나믹스는 대형 인터포저 확산에 맞춰 모세관 언더필의 침투 시간을 대폭 단축한 고속 플로우 소재를 선보였다. 질화알루미늄(AlN) 필러를 도입해 열전도율을 2.0W/m·K로 높였으며, 5㎛ 이하 좁은 범프 피치에서도 막히지 않도록 1㎛ 초미세 필러를 적용하고 낮은 모듈러스와 낮은 열팽창계수(CTE)를 동시에 구현했다.
동진쎄미켐은 16단 이상 HBM 적층을 위한 30㎛ 이하 극박 웨이퍼 공정에 주목했다. 화학적 에칭과 기계적 마찰을 정밀 제어하는 전용 CMP 슬러리로 그라인딩 손상층을 제거하고 응력을 해소해, 나노급 표면 거칠기와 평탄도를 확보하는 솔루션을 강조했다.
올해 ISMP 행사에는 산학연 관계자 약 800명이 참석하며 첨단 패키징에 대한 높은 관심을 입증했다. 주영창 한국마이크로전자 및 패키징학회(KMEPS) 회장은 “이는 심포지엄의 큰 성공과 지속적인 성장을 보여주는 것, AI 시대로 나아가는 데 핵심 역할을 하는 첨단 패키징의 중요성을 다시 한번 확인하는 자리”라며 “이번 심포지엄이 협업의 기회가 되기를 바란다”고 당부했다.
이형두 기자 dudu@etnews.com
