고대역폭메모리(HBM) 20단 적층 상용화를 앞두고 국제 반도체 표준 규격 완화 논의가 본격화되고 있다.
8일 업계에 따르면 최근 개최된 국제반도체표준협의기구(JEDEC) 내슈빌(JC-42) 회의에서 HBM 제품 높이를 800㎛ 이상으로 완화하는 방안이 주요 의제로 다뤄진 것으로 알려졌다. JEDEC 3월 회의는 전년 초안을 구체화하고, 당해 연도 차세대 규격 핵심 기술을 조율하는 자리다.
HBM의 표준 높이는 적층 단수가 증가함에 따라 지속 조정돼 왔다. 기존 국제 규격은 725㎛(마이크로미터)에서 775㎛로 한 차례 완화된 바 있으나, 20단 적층 공정에서 발생하는 물리적 한계를 해소하기 위해 800㎛ 이상으로의 추가 완화가 논의 테이블에 올랐다.
20단 적층 시 기존 775㎛ 규격을 충족하기 위해서는 개별 D램 칩을 극도로 얇게 가공하는 백그라인딩(Backgrinding) 공정이 필수다. 이 과정에서 웨이퍼 파손 위험이 증가하고, 이는 곧 전체 제조 수율의 급격한 저하로 이어진다.
최대 수요처인 엔비디아가 최근 성능 지표보다 '공급 안정성'을 우선시하는 기조를 보인 점도 이번 논의의 배경이 되었다. 엔비디아는 차세대 HBM4의 사양을 기존 11.7Gbps 외에 10.6Gbps 수준의 하위 버전까지 병행 채택하는 '듀얼 빈' 방안을 검토 중이다. 이러한 사양 하향 기조와 맞물려 물리적 두께 규격 완화 논의도 탄력을 받고 있다.
두께 규격이 완화될 경우 국내 메모리 제조사들에는 기술적 유예 기간이 확보될 전망이다. SK하이닉스의 경우, 자사 주력 공정인 매스 리플로우 몰디드 언더필(MR-MUF) 방식을 20단 제품까지 연장해 적용할 수 있다. 표준 완화 폭이 커질수록 고가의 하이브리드 본딩 장비 도입 시점을 늦출 수 있어 수익성 측면에서 유리하다는 분석이다.
이미 HBM4 양산 출하 단계에 진입한 삼성전자 역시 규격 완화를 통해 유효 수율을 제고할 수 있을 것으로 기대된다. 물리적 여유 공간이 확보되면 공정 난이도가 상대적으로 낮아져 안정적인 물량 대응이 가능해지기 때문이다.
이번 규격 완화 논의는 향후 3년 내 HBM 시장의 주도권을 결정짓는 주요 변수가 될 전망이다. 오는 5월 13일 열릴 산호세 포럼에서 엔비디아의 참여 하에 규격 완화안이 수용될 가능성이 제기된다. 이어 6월 삿포로 회의에서 최종 확정될 경우, 국내 제조사들은 기존 공정 체제 하에서 20단 적층 제품을 양산할 수 있는 기술적 토대를 마련하게 된다.
다만 일각에서는 규격 완화가 근본적인 해결책이 아닌 임시방편이라는 지적도 나온다.
업계 관계자는 “제품 높이는 표준 조정을 통해 해결 가능하지만, 적층 단수가 높아질수록 내부에 발생하는 열을 해소하기 어렵다”고 설명했다.
이형두 기자 dudu@etnews.com
