고대역폭메모리(HBM) 시장의 주도권을 쥐고 있는 SK하이닉스와 삼성전자가 초고단 적층 시대의 고발열·고수율 난제를 돌파하기 위해 각기 다른 전략적 승부수를 던졌다.
5일 한국마이크로전자및패키징학회 주최 국제학술대회 'ISMP 2026' 기조연설에서 SK하이닉스는 칩 설계 면적까지 양보하는 '아키텍처 공동 설계(STCO)'를, 삼성전자는 메모리·로직·광학을 아우르는 '시스템 레벨 공동 최적화(SCU)'를 각각 해법으로 제시하며 첨단 패키징 진화의 방향성을 명확히 했다.
박지용 SK하이닉스 패키징혁신 담당 부사장은 HBM 고단 적층에 따른 발열 해법으로 '메모리 내부 방열 구조 이식'과 '설계 트레이드오프(Trade-off)'를 화두로 던졌다.
박 부사장은 베이스 다이 내부 물리계층(PHY) 영역 등의 국소 핫스팟(Local Hotspot)을 잡기 위해 “해당 영역 바로 위에 고열전도 구조물을 배치해 열을 빼내는 '열 방출 고속도로'를 구축하고 있다”고 밝혔다.
특히 “이를 위해 귀중한 실리콘 면적 일부를 물리적으로 포기하고 방열 경로로 전용해야 하는 트레이드오프를 감수하고 있다”며 방열 대책이 칩 내부 설계 면적을 양보하는 아키텍처 차원으로 진화했음을 강조했다.
이어 3차원(3D) HBM-로직 직접 집적과 관련해서는 “수직 적층은 열 문제를 악화시키고 수율 급락 등 냉혹한 현실이 존재한다”며 철저한 양품 다이(KGD) 테스트의 중요성을 역설했다.
이를 돌파하기 위해 소자부터 시스템까지 하나로 묶는 디바이스-기술 공동최적화(DTCO) 및 시스템-기술 공동최적화(STCO) 체제로 무게중심을 옮기며, “패키징이 단순히 칩을 조립하는 단계를 넘어 아키텍처 형태 자체를 빚어내는 시대가 됐다”고 선언했다.
바통을 이어받은 최원경 삼성전자 반도체연구소 차세대 패키지랩 상무(VP) 시선을 HBM 메모리 내부를 넘어 로직, CPU, 광학 엔진까지 결합한 '메가 시스템 인프라' 관점으로 확장했다.
최 부사장은 에이전틱 AI 시대를 맞아 하드웨어 인프라 요구 조건이 완전히 변했다고 진단하며, 칩렛 구조에서 열이 갇히는 문제를 해결하기 위한 해법으로 역시 'STCO'를 전면에 내세웠다.
그는 “다이 디자인 초기 단계부터 상하부 양면 방열과 3D PCD(접합부 열저항 제어) 기술 등 제약 조건을 고려하지 않으면 막판에 대대적인 리디자인 위험에 직면한다”며, 설계 단계부터 시스템 레벨 최적화가 선행되어야 함을 역설했다.
하이브리드 본딩 도입 전략에 대해서도 실무적 현실을 가감 없이 짚었다. 최 부사장은 하이브리드 본딩 개발 과정에서 '파티클(이물) 제어'와 '보이드(빈공간) 방지'가 극단적 난제임을 토로하며, 시장 진입 초기에는 수율과 비용 안정을 위해 TC 본딩(열압착 방식)을 우선 적용하는 투트랙(Two-track) 실용 노선을 취하고 내년(2027년)까지 양산 검증을 완료하겠다고 밝혔다.
아울러 전통적 구리 배선의 물리적 한계를 극복하기 위해 3D TCD 광학 엔진(실리콘 포토닉스·CPO) 시연 성과를 공개하며 초고속 볼륨 응용 시장을 겨냥한 토탈 솔루션 비전을 제시했다. 최 부사장은 “초고성능 AI 시대를 여는 최적의 솔루션을 제공하기 위해 고객사 및 생태계 파트너들과의 긴밀한 공동 전선을 더욱 강화해 나갈 것”이라고 말했다.
이형두 기자 dudu@etnews.com
