최근 메모리 내부에 연산장치를 배치하는 '프로세싱 인 메모리(PIM) 반도체 연구개발(R&D)이 활발한 가운데, 한국과학기술원(KAIST·총장 이광형)이 국제 공동연구로 PIM 반도체 통신 성능을 비약적으로 향상하는 기법을 개발했다.
KAIST는 김동준 전기 및 전자공학부 교수팀이 미국 노스이스턴대·보스턴대 및 스페인 무르시아대 연구진과 'PIM 반도체 간 집합 통신 특화 인터커넥션 네트워크 아키텍처'를 통해 이같은 성과를 거뒀다고 19일 밝혔다.
김 교수팀은 기존 메모리 내 존재하는 데이터 이동 버스 구조를 최대한 활용하면서 각 연산장치를 직접 상호 연결하는 '인터커넥션 네트워크 구조'를 적용해 PIM 반도체 통신 성능을 극대화했다.
연산 과정 중 통신 처리를 위한 중앙처리장치(CPU) 개입을 최소화해한 PIM 반도체 특화 인터커넥션 네트워크 구조를 개발했다.
이 구조는 병렬 컴퓨팅과 기계학습 분야에서 널리 활용되는 '집합 통신' 패턴에 특화됐으며, 각 연산장치 통신량과 데이터 이동 경로를 미리 파악할 수 있다는 '집합 통신 결정성' 특징을 활용해 기존 네트워크에서 비용을 발생시키는 주요 구성 요소들을 최소화시켰다.
기존 PIM 반도체들이 통신시 CPU를 거쳐야 해 상당한 성능 손실이 있었는데, 연구팀의 기법을 적용하면 기존 시스템 대비 애플리케이션(앱) 성능을 최대 11배 향상시킬 수 있다.
김동준 교수는 “데이터 이동을 줄이는 것은 PIM을 포함한 모든 시스템 반도체에서 핵심 요소”라며 “다만 PIM 연산장치 간 데이터 이동으로 성능 확장성이 제약될 수 있어 응용 분야가 제한적인데, PIM 인터커넥트가 해법이 될 수 있다”고 밝혔다.
손효준 KAIST 전기 및 전자공학부 박사과정이 제1 저자로 참여한 이번 연구는 '2025 IEEE International Symposium on High Performance Computer Architecture, HPCA 2025'에서 올 3월 발표될 예정이다.
한편 이번 연구는 한국연구재단, 삼성전자, 정보통신기획평가원 차세대지능형반도체기술개발사업 지원을 받아 수행됐다.
김영준 기자 kyj85@etnews.com
