TSMC가 차세대 반도체 패키징 기술인 '패널레벨패키징(PLP)'으로 삼성전자와 한판 승부를 펼친다.
PLP는 인공지능(AI) 반도체 생산성을 크게 높일 수 있는 기술로, TSMC가 대량 생산 채비를 서두르고 있어 앞서 시장에 진입한 삼성전자와 주도권 경쟁이 불가피할 전망이다.
15일 업계에 따르면, TSMC는 PLP 양산 체제 구축을 위해 소재·부품·장비(소부장) 공급망을 조성하고 있다. 국내외 소부장 기업과 설비 투자 논의를 진행 중이다. TSMC는 이르면 내년 PLP 대량 생산에 들어갈 예정으로 전해진다. 이를 위한 본격적인 행보로 풀이된다.
PLP는 회로를 구현한 반도체 웨이퍼를 칩 단위(다이)로 잘라 사각 패널 위에서 패키징, 완제품을 만드는 기술이다. 둥근 웨이퍼에서 진행하는 '웨이퍼레벨패키징(WLP)'과 대비된다.
원형 웨이퍼에서 반도체 칩을 패키징할 경우 모서리 부분은 칩으로 완성하지 못하고 버릴 수 밖에 없다. 즉 생산성이 떨어진다는 의미다. 이를 사각 패널에서 진행하면 폐기 영역 없이 칩을 만들 수 있다. 보통 600×600㎜ 사각 패널 기준으로, 주류인 300㎜(12인치) 웨이퍼 대비 5~6배 많은 칩을 생산할 수 있다.
PLP 기술 주도권을 쥔 기업은 삼성전자다. 2019년 삼성전기로부터 PLP 사업을 인수한 후 모바일 애플리케이션프로세서(AP)와 전력관리반도체(PMIC)에 적용하며, 기술력을 축적했다.
반면 TSMC는 기존 WLP로 반도체 위탁생산(파운드리) 경쟁 우위를 차지한 만큼 PLP에 소극적이었다. 그러나 AI 반도체 시장이 급성장하면서 상황이 반전됐다. AI 반도체 칩 생산량을 늘릴 수 있는데다 대면적 AI 반도체 칩 구현에도 유리해서다.
이에 2024년부터 PLP 사업을 추진했다. 올해 시생산(파일롯) 라인 구축과 가동을 진행한 후 성능 평가 후 내년께 대규모 생산에 돌입할 것으로 전망된다. 이미 글로벌 AI 반도체 칩 고객사도 확보한 것으로 전해진다.
TSMC가 PLP 양산에 속도를 내면서 삼성전자와 경쟁이 한층 치열해질 전망이다. 삼성전자 역시 기존 AP와 PMIC 외 AI 반도체 등 고성능컴퓨팅(HPC)용 반도체 칩에 PLP를 확대 적용할 계획이다. AI 반도체 기판으로 주목받는 유리기판 역시 이 PLP 공정에 도입될 가능성이 크다. 차세대 기판 시장에서도 삼성전자와 TSMC 간 주도권 다툼이 예상되는 대목이다.
업계 관계자는 “삼성전자와 TSMC뿐만 아니라 글로벌 외주반도체패키징·테스트(OSAT) 기업들도 PLP 공정 시장에 다수 뛰어들었다”며 “치열한 경쟁과 힘께 시장 성장이 예상된다”고 말했다.
권동준 기자 djkwon@etnews.com
